(相关资料图)

SiP Layout是一款由Mentor Graphics公司推出的三维堆叠封装(SiP)设计软件。SiP是指将多个芯片或器件封装在同一个封装中的技术，可以大大提高电路系统的密度和性能。该软件提供了完整的SiP布局设计流程，包括物理组态规划、元件放置、连线自动布线、信号完整性分析、功率分配等功能，并支持各种不同的堆积结构和堆积方式。同时，该软件还内置了丰富的元器件模型库，用户可以直接选择使用。通过SiP Layout，用户可以快速、准确地设计出符合要求的SiP布局方案，并进行仿真验证和调试。该软件还具有可视化的结果分析和数据导出功能，可以帮助用户更好地进行设计优化和改进。总体来说，SiP Layout是一款强大、全面的SiP设计工具，适用于各种不同的电子系统设计应用场景。

功能特色：

Cadence SiP技术

高性能消费类电子产品制造商正转向到SiP设计，因为它提供了一些显著优势，如增加功能密度，整合不同的芯片技术，低功耗，改善信号质量/完整性，并且易于集成到PCB系统中。然而，SiP设计还需要广泛的各种领域的专家设计人才，这些领域要在历史上具有有限的主流应用。

通过互连驱动的方法，将多个高引脚数的芯片与一个单一基板的集成简化（图1）,Cadence SiP协同设计技术允许企业采用曾经专业的SiP工程设计能力为主流产品进行开发。Cadence SiP解决方案无缝集成Cadence Innovus技术精细化芯片/封装的互连与Cadence Virtuoso技术无缝集成进行原理图驱动的模拟/混合信号模块设计。

互连驱动的SiP

Cadence互连驱动的SiP流程被调整为可以将多个大尺寸高引脚数的芯片整合到一个单一的基板上。这个流程的目标是针对系统级封装级别互连的定义及管理所面对的主要挑战—系统级封装平面布局的物理概念原形化。包括多芯片堆叠，转接板，基板腔体，及芯片凸点矩阵的精细化一优化及最小化基板互连布线及信号完整性的挑战。SiP流程是围绕一个独特的系统互连管理器建立的，这个系统互连管理器也是SiP Digital Architect这个产品的一部分。